


SISTEMAS ELETRÔNICOS DIGITAIS E SISTEMAS EMBARCADOS

UM APRENDIZADO ATUAL E EFICAZ

Prof. Massaki de O. Igarashi

SLIDES 13

CIRCUITOS DIGITAIS: FLIP FLOPS (Parte 1 de 2)



CAPACIDADES:

- **Identificar os tipos de Flip-Flops:**
 - Reconhecer e diferenciar Flip-Flops SR, D, JK e T, tanto em diagrama lógico quanto em forma funcional.
- **Interpretar diagramas de temporização:**
 - Analisar gráficos de temporização para determinar o comportamento dos Flip-Flops sob diferentes condições de entrada.
- **Projetar circuitos sequenciais básicos:**
 - Desenvolver aplicações utilizando Flip-Flops, como contadores, registradores e divisores de frequência.
- **Resolver problemas práticos:**
 - Propor soluções para problemas reais utilizando Flip-Flops em sistemas embarcados e circuitos digitais.
- **Utilizar ferramentas de simulação:**
 - Configurar e testar Flip-Flops em softwares de simulação, como Proteus, Multisim ou Quartus.
- **Integrar Flip-Flops a sistemas embarcados:**
 - Implementar interfaces entre Flip-Flops e microcontroladores, interpretando sinais digitais.

CONHECIMENTOS:

- **Princípios básicos:**
 - Conceitos de memória em circuitos digitais.
 - Comparação entre circuitos combinacionais e sequenciais.
- **Arquitetura e funcionamento:**
 - Estrutura interna de Flip-Flops e como eles armazenam um bit de informação.
 - Diferenças entre operação síncrona e assíncrona.
- **Características técnicas:**
 - Parâmetros como tempo de setup, hold time e propagação de sinal.
- **Aplicações práticas:**
 - Uso de Flip-Flops em sistemas reais, como contadores, registradores e máquinas de estados finitos (FSM).
- **Integração com outros dispositivos:**
 - Interface entre Flip-Flops e elementos como sensores, atuadores e microcontroladores.
- **Análise lógica:**
 - Determinação das tabelas verdade e equações características de cada tipo de Flip-Flop.
- **Construção e teste:**
 - Montagem de circuitos utilizando Flip-Flops em laboratório.
 - Diagnóstico de falhas em sistemas digitais baseados em Flip-Flops.

Um resumo do que abordamos até o momento:

Até agora estudamos os **circuitos lógicos** classificados como **combinacionais**, pois o **nível lógico de saída**, em qualquer instante de tempo, **depende somente dos níveis lógicos de entrada** naquele mesmo instante; logo, **não há influência de nenhuma condição de entrada anterior sobre as saídas atuais**, já que os circuitos combinacionais não possuem memória.

Mas na maioria dos sistemas digitais, além da presença de circuitos combinacionais **há também elementos de memória, o flip-flop**; um componente de memória importante **constituído por um conjunto de portas lógicas interconectadas**. Embora uma única porta lógica não possua capacidade de armazenamento, **algumas portas lógicas podem ser conectadas de maneira a permitir armazenar informações**.

Mas por que aprender sobre Flip Flops?

Um *flip-flop* pode ser entendido como sendo uma espécie de “memória” de apenas um bit (0 ou 1). Ele *armazena um estado lógico e o mantém estável até que este estado seja modificado*. *No jargão da eletrônica analógica eles são conhecidos como mutivibradores biestáveis* (porque podem assumir dois estados estáveis: 0 ou 1).

Na eletrônica digital receberam esse nome porque, segundo alguns autores, na gíria em países de língua inglesa, pessoas que mudam de ideia facilmente são conhecidas como “flip-floppers”. Do ponto de vista do desenvolvedor de software apenas um dos tipos de *flip-flops* é interessante: O *flip-flop* tipo D.

Mas por que aprender sobre Flip Flops?

Aprender sobre **Flip-Flops** é importante para compreender os pilares dos circuitos digitais e sistemas embarcados, pois eles **são os blocos básicos de memória em dispositivos eletrônicos**. Esses componentes **permitem o armazenamento e a manipulação de informações binárias, possibilitando** o desenvolvimento de **sistemas sequenciais (contadores, registradores e máquinas de estados finitos)**. O domínio dos Flip-Flops é essencial para projetar e analisar circuitos que envolvem sincronização de eventos, controle de processos e interfaces com microcontroladores, sendo um conhecimento indispensável para quem deseja atuar em áreas como automação, eletrônica digital e Internet das Coisas (Internet of Things - IoT).

Os Flip Flops

Conceitos básicos

Na eletrônica, a realimentação tem diversas aplicações importantes; assim, no caso das portas lógicas, possibilita a conexão das saídas às entradas de portas lógicas correspondentes, o que cria elementos de memória; ou seja, arranjos de portas lógicas denominados flip-flops (FFs).

Na Figura 1, é apresentado um símbolo genérico utilizado para representar um flip-flop, o qual possui duas saídas, **Q** e $\bar{Q}$ (Q invertido); ou ainda Q/Q', nomenclaturas comuns para identificar as saídas dos flip-flops. Embora também existam outras designações menos comuns como X/X' ou A/A' utilizadas para facilitar a identificação de diferentes flip-flops em um circuito lógico.




Figura 1 – Símbolo geral para um flip-flop.

Os Flip Flops

Conceitos básicos

Como indicado no símbolo da Figura 1, um flip-flop pode ter uma ou mais entradas usadas para fazer com que ele alterne entre seus possíveis estados de saída.

A maioria das **entradas dos flip-flops precisa ser apenas momentaneamente ativada (pulsada) para provocar a mudança de estado na saída do flip-flop**, sendo que *a saída permanece no novo estado mesmo após o pulso de entrada terminar*. Essa é a característica de memória dos flip-flops.

Com relação saída Q é considerada a saída normal do flip-flop, enquanto a saída Q' ($\bar{Q}$) é a saída invertida do FF. Sempre que mencionamos o estado do flip-flop, estamos nos referindo ao estado da saída normal (Q). É importante destacar que o estado de Q é sempre o inverso do estado de Q' ($\bar{Q}$). Por exemplo, se dissermos que um flip-flop está no estado ALTO (1), estamos nos referindo a $Q = 1$, enquanto o estado de Q' é 0. De maneira análoga, se um flip-flop estiver no estado BAIXO (0), isso significa que $Q = 0$, enquanto Q' será igual a 1.

O Flip Flop

E seus estados de operação

Existem dois estados possíveis de operação para um flip-flop:

- O **estado ALTO** ou **1** ($Q = 1/Q' = 0$) também é conhecido como estado **SET**. Sempre que os níveis nas entradas de um flip-flop fazem sua saída ir para o estado $Q = 1$, dizemos que o flip-flop foi setado.
- O **estado BAIXO** ou **0** da saída ($Q = 0/Q' = 1$) é denominado **CLEAR** ou **RESET**. Sempre que os níveis nas entradas do flip-flop fazem sua saída ir para o estado $Q = 0$, dizemos que o flip-flop foi resetado.

*Destaca-se que muitos flip-flops possuem entradas **SET** e **RESET** (ou Clear), utilizadas para colocar a saída em um estado específico.*




Figura 2 – Circuito Latch c/ portas NAND e seus 2 estados de repouso possíveis (TOCCI, 2011).

O flip-flop também é conhecido por outros nomes, como latch e multivibrador biestável. O termo latch é utilizado para se referir a certos tipos de flip-flops que serão descritos posteriormente. Já o termo multivibrador biestável é a denominação mais técnica, mas é um termo pouco utilizado regularmente.

<https://www.falstad.com/>

O Flip Flop Set Reset

E seus estados de operação

Latches

O circuito de um Flip Flop (FF) mais simples, também conhecido como SR, de Set-Reset, pode ser implementado utilizando duas portas NAND ou NOR, sendo que a **versão com portas NAND** mais usual; ela também é conhecida como latch com portas NAND ou simplesmente **latch**.

Nesta versão as duas portas NAND são interligadas de modo cruzado para fornecer a realimentação necessária para a função de memória. As saídas do latch são denominadas Q e Q', respectivamente, e são sempre o inverso uma da outra em condições normais. O latch tem duas entradas: SET, que seta Q para 1, e RESET, que reseta Q para 0.

Na **Figura 3** é apresentado o diagrama de blocos deste circuito, onde as duas portas NAND são interconectadas em uma configuração cruzada para que a saída da primeira porta seja ligada a uma das entradas da segunda porta e vice-versa. **Essa realimentação faz com que o circuito seja capaz de armazenar informações (efeito memória).**




Figura 3 – Um latch com portas NAND e seus dois estados de repouso possíveis. Fonte: Tocci (2011).

O Flip Flop SR

E seus estados de operação

As saídas das portas são denominadas **Q** e **Q'**, sendo que em condições normais, elas serão o inverso uma da outra. Existem **duas entradas no circuito: SET e RESET**. Essas entradas são normalmente mantidas em nível **ALTO** e, *quando pulsadas em nível BAIXO, provocam a alteração das saídas do latch*.

Quando **SET = RESET = 1**, existem dois estados de saída igualmente prováveis. Um dos estados possíveis é apresentado na **Figura 4(a)**, onde **Q = 0** e **Q' = 1**.

Nesse caso, as entradas da segunda porta NAND são 0 e 1, o que gera **Q' = 1**. Como **Q = 0**, a primeira porta NAND tem nível 1 em ambas as entradas, gerando 0 na saída **Q**.

Na verdade, a saída da primeira porta NAND fica em nível BAIXO, o que gera nível ALTO na saída da segunda porta NAND. Esse nível ALTO na saída da segunda porta NAND mantém a saída da primeira porta NAND em nível BAIXO.




Figura 4 – Um latch com portas NAND e seus dois estados de repouso possíveis. Fonte: Tocci (2011).

A segunda possibilidade, conforme mostrada na **Figura 4(b)**, quando **SET = RESET = 1**, é possível que **Q = 1** e **Q' = 0**.

Isso ocorre porque o nível ALTO na saída da NAND 1 resulta em um nível BAIXO na saída da NAND 2, mantendo a saída da NAND 1 em nível ALTO.

Resumindo, quando as entradas SET e RESET estão em repouso no estado ALTO, e ambas são pulsadas em nível BAIXO simultaneamente, existem duas possibilidades de estados de saída igualmente prováveis: **Q = 0** e **Q' = 1**, ou **Q = 1** e **Q' = 0**. O estado atual da saída dependerá do que aconteceu anteriormente nas entradas, o que indica que o circuito pode manter seu estado de saída anterior ou mudar para um novo estado, dependendo das entradas anteriores e das novas entradas.

O Flip Flop SR

E seus estados de operação

A Figura 5 (a) ilustra o símbolo lógico para um **flip-flop SR** que é acionado na borda de subida do sinal de clock. Essa condição implica que **o estado do FF só pode mudar quando a entrada de clock transita de 0 para 1(↑)**. Assim, as entradas S e R controlam o estado do FF, assim como em um latch NOR, mas **o FF só responderá a essas entradas após uma borda de subida no sinal de clock**.

Além disso, a nomenclatura Q_0 refere-se ao nível de saída Q (cujo valor pode ser 0 ou 1) antes da borda de subida do clock. Essa terminologia é frequentemente utilizada pelos fabricantes de circuitos integrados em seus manuais.




Figura 5 – (a) Flip-flop S-R com clock. Ele responde apenas à borda de subida do pulso de clock; (b) tabela-verdade; (c) formas de onda típicas (TOCCI, 2011).

Na Figura 5 (b), é apresentada a tabela-verdade que mostra como a saída do FF responde a uma borda de subida na entrada CLK, para várias combinações das entradas S e R. Essa tabela-verdade utiliza algumas nomenclaturas novas.

A **seta** apontando **para cima (↑)** indica que é necessária uma borda de subida na entrada CLK.

O Flip Flop SR

E seus estados de operação




Figura 5 – (a) Flip-flop S-R com clock. Ele responde apenas à borda de subida do pulso de clock; (b) tabela-verdade; (c) formas de onda típicas (TOCCI, 2011).


Já a Figura 5 (c) apresenta as formas de onda que exemplificam o funcionamento do flip-flop S-R com clock. Considerando que os parâmetros de tempo de setup e hold sejam levados em conta em todos os casos, podemos analisar essas formas de onda da seguinte maneira:

1. No início, todas as entradas estão em nível 0. Supondo que a saída Q esteja em nível 0 (então $Q_0 = 0$).
2. Quando ocorre a borda de subida do primeiro pulso de clock (ponto a), as entradas S e R estão em nível 0, de modo que a saída do FF não é afetada, permanecendo no estado $Q = 0$ (ou seja, $Q = Q_0$).
3. Quando ocorre a borda de subida do segundo pulso de clock (ponto c), a entrada S está em nível alto e a entrada R ainda está em nível baixo. Assim, o FF é setado para o estado 1 no instante da borda de subida do pulso de clock.
4. Quando ocorre a borda de subida no terceiro pulso de clock (ponto e), S é igual a 0 e R é igual a 1, fazendo com que o FF seja resetado para o estado 0.
5. No quarto pulso de clock, o FF é setado novamente, levando a saída Q para o estado 1 (ponto g), porque $S = 1$ e $R = 0$ no instante em que ocorre a borda de subida do clock.
6. No instante da borda de subida do quinto pulso de clock, as entradas são as mesmas ($S = 1$ e $R = 0$). Entretanto, como a saída Q já está em nível alto, ela permanece nesse estado.

O Flip Flop SR

E seus estados de operação

É importante não utilizar a condição em que $S = R = 1$, pois isso resulta em uma condição ambígua. Afinal, o set é para tornar a saída em nível lógico 1 e o reset nível lógico 0.



Entradas			Saída
S	R	CLK	Q
0	0	↓	Q_0 (não muda)
1	0	↓	1
0	1	↓	0
1	1	↓	Ambíguo

Figura 6 – Flip-flop S-R com clock disparado apenas nas bordas de descida do clock (TOCCI, 2011)

A partir dessas formas de onda, é possível observar que S e R são entradas de controle síncronas que determinam o estado lógico do FF quando ocorre o pulso de clock. A entrada CLK é a entrada de disparo que faz com que o FF mude de estado lógico de acordo com os níveis lógicos nas entradas S e R no instante em que ocorre a transição ativa do clock.

A Figura 6 ilustra o símbolo e a tabela-verdade de um flip-flop S-R disparado na borda de descida da entrada CLK. A entrada CLK com o pequeno círculo e triângulo indica que esse FF é acionado somente quando ocorre uma transição da entrada CLK de 1 para 0. Esse FF funciona de maneira semelhante a um FF disparado por borda de subida, exceto pelo fato de que a saída só mudará de estado lógico durante as bordas de descida dos pulsos de clock (pontos b, d, f, h e j na Figura 5).

Ambos os tipos de FFs, disparados por borda de subida ou por borda de descida, são comumente utilizados em sistemas digitais.

O Flip Flop JK

E seus estados de operação

O flip-flop J-K na Figura 7(a) é disparado por borda de subida do sinal de clock e possui as entradas J e K que controlam o estado lógico do FF. O modo de comutação (*toggle mode*) ocorre quando $J = K = 1$, fazendo com que o FF mude para o estado lógico oposto no instante da borda de subida do sinal de clock.

A tabela-verdade para esse flip-flop é a mesma do flip-flop S-R com clock (Figura 3), exceto para a condição $J = K = 1$, onde $Q = Q_0$ e a saída Q terá seu valor invertido.




Figura 7 – (a) Flip-flop J-K com clock que responde apenas às bordas positivas do clock; (b) formas de ondas (TOCCI, 2011).

A operação desse FF é ilustrada pelas formas de onda na Figura 7(b), onde a mudança de estado ocorre somente nos instantes em que ocorrem as bordas positivas do sinal de clock. As entradas J e K sozinhas não são capazes de fazer o FF mudar de estado lógico e o FF não é afetado pelas bordas negativas dos pulsos de clock como ocorria no flip flop S-R.

O símbolo de um flip-flop J-K acionado na borda negativa do sinal de clock conta com um pequeno círculo na entrada CLK para indicar que esse flip-flop é acionado quando a entrada CLK é alterada de 1 para 0. Esse tipo de flip-flop funciona da mesma maneira que o flip-flop acionado na borda de subida, mostrado na Figura 7, com a diferença de que a mudança de estado da saída ocorre somente nas bordas de descida do sinal de clock (pontos b, d, f, h e j). Ambos os tipos de flip-flops J-K são comumente usados.

O Flip Flop JK

E seus estados de operação

O símbolo de um flip-flop J-K acionado na borda negativa do sinal de clock conta com um pequeno círculo na entrada CLK para indicar que esse flip-flop é acionado quando a entrada CLK é alterada de 1 para 0. Esse tipo de flip-flop funciona da mesma maneira que o flip-flop acionado na borda de subida, mostrado na Figura 5, com a diferença de que a mudança de estado da saída ocorre somente nas bordas de descida do sinal de clock (pontos b, d, f, h e j). Ambos os tipos de flip-flops J-K são comumente usados.

Comparado com o S-R, o flip-flop J-K é mais versátil, pois não possui estados ambíguos. A condição $J = K = 1$, que causa a operação de comutação da saída, é amplamente utilizada em todos os tipos de contadores binários. Em resumo, o flip-flop J-K pode realizar todas as funções do S-R, além de operar no modo de comutação.

O Flip Flop tipo D

E seus estados de operação

Por fim o flip-flop D, cujo símbolo e tabela-verdade são mostrados na Figura 8(a). Esse tipo de flip-flop é disparado na borda de subida do clock e possui apenas uma entrada de controle síncrona, a entrada D, que representa a palavra data (dado). Quando ocorre uma borda de subida do clock, a saída Q assume o mesmo valor lógico presente na entrada D. As formas de onda apresentadas na Figura 8(b) ilustram essa operação.

Inicialmente, suponha que a saída Q esteja em nível ALTO. Quando ocorre a primeira borda de subida do clock (ponto a), a entrada D é nível BAIXO, fazendo com que a saída Q vá para o estado 0. Mesmo que o nível lógico na entrada D mude entre os pontos a e b, isso não afeta a saída Q, que armazena o nível BAIXO presente na entrada D no ponto a. Quando ocorre uma borda de subida do clock em b, a saída Q assume o valor lógico presente na entrada D, que é nível ALTO nesse instante. A saída Q armazena esse nível ALTO até que uma borda de subida do clock em c faça com que a saída Q vá para o nível BAIXO, visto que a entrada D é nível BAIXO nesse instante. De modo similar, a saída Q assume o nível lógico presente na entrada D, quando ocorrem as bordas de subida do clock nos pontos d, e, f e g. É importante ressaltar que a saída Q só muda de estado quando ocorre uma borda de subida no clock, e a entrada D não tem efeito entre essas bordas.

Um flip-flop D disparado por borda de descida opera da mesma maneira que o flip-flop D disparado por borda de subida, com a diferença de que a saída Q assume o valor da entrada D quando ocorre uma borda de descida em CLK. O símbolo para o flip-flop D disparado por bordas negativas possui um pequeno círculo na entrada CLK.




Figura 8 – (a) Flip-flop S-R com clock que responde apenas à borda de subida do pulso de clock; (b) tabela-verdade; (c) formas de onda típicas (TOCCI, 2011).

NE555 ou TLC555

Temporizadores

Assim como o NE555, o TLC555 tem um nível de disparo iguala aproximadamente um terço da tensão de alimentação e um nível de limite igual a aproximadamente dois terços da tensão de alimentação.




Figura 1 - Esquemático interno do 555 com o seu encapsulamento ao lado (Fonte: makerhero).

A entrada de reinicialização (RESET) pode substituir todas as outras entradas e pode ser usada para iniciar um novo ciclo de temporização. Se RESET for baixo, o flip-flop é redefinido e a saída é baixa.

Sempre que a saída for baixa, um caminho de baixa impedância é fornecido entre o terminal de descarga (DISCH) e GND. Todas as entradas não utilizadas devem ser vinculadas a um nível lógico apropriado para evitar disparos falsos




Figura 6 - Formas de onda típicas geradas por sua configuração como astável (Fonte: Texas Instruments).

Esses níveis podem ser alterados pelo uso do terminal de tensão de controle (CONT). Quando a entrada de disparo (TRIG) cai abaixo do nível de disparo, o flip-flop é definido e a saída fica alta.

Se TRIG estiver acima do nível de disparo e a entrada de limite (THRES) estiver acima do nível de limite, o flip-flop é redefinido e a saída é baixa.

NE555 ou TLC555

Temporizadores

O TLC555 é uma versão CMOS do famoso timer 555, utilizado em uma ampla variedade de aplicações, como geração de pulsos, temporização e oscilação. Ele funciona com base em circuitos comparadores, flip-flops e portas lógicas, permitindo configurar modos de operação como astável (oscilações contínuas), monostável (pulso único) e bistável (liga/desliga controlado).


O princípio de funcionamento do TLC555 pode ser entendido ao analisar suas partes principais:

Comparadores: O TLC555 possui dois comparadores de tensão que monitoram os níveis nas entradas de disparo (trigger) e limiar (threshold).

Flip-Flop RS: Um flip-flop RS interno armazena o estado do circuito, controlando a saída.

Transistor de descarga: Um transistor interno é controlado pelo flip-flop para descarregar o capacitor externo, reiniciando o ciclo.

Portas lógicas: Internamente, o circuito utiliza portas lógicas para realizar as funções de ativação/desativação do flip-flop.



O **flip-flop RS** é um elemento fundamental no funcionamento do TLC555. Aqui está a associação:

- Modo Monostável:** Quando o pino de disparo (Trigger) detecta uma tensão abaixo de $1/3$ da tensão de alimentação, o comparador inferior seta (S) o flip-flop. Isso faz com que a saída do TLC555 vá para o estado alto (HIGH), enquanto o transistor de descarga é desligado. O capacitor começa a carregar. Quando a tensão no capacitor atinge $2/3$ da tensão de alimentação, o comparador superior reseta (R) o flip-flop, levando a saída de volta ao estado baixo (LOW).

- Modo Astável:** Nesse modo, o ciclo se repete automaticamente. O flip-flop alterna entre os estados SET e RESET continuamente, controlado pela carga e descarga de um capacitor externo.

- Modo Bistável:** Aqui, o TLC555 funciona como um flip-flop RS controlado diretamente pelas entradas Trigger e Reset. Um sinal em Trigger (baixo) ativa o flip-flop (saída HIGH), enquanto um sinal em Reset o desativa (saída LOW).

Sempre que a saída for baixa, um caminho de baixa impedância é fornecido entre o terminal de descarga (DISCH) e GND. Todas as entradas não utilizadas devem ser vinculadas a um nível lógico apropriado para evitar disparos falsos

NE555 ou TLC555

Temporizadores

Um circuito **multivibrador** nada mais é do que um **circuito de comutação** . Ele gera ondas não senoidais, como ondas quadradas, ondas retangulares e ondas dente de serra, etc. Os multivibradores são usados como geradores de frequência, divisores de frequência e geradores de atrasos de tempo e também como elementos de memória em computadores, etc.

Multivibrador Astável	Multivibrador monoestável	Multivibrador biestável
É um circuito que alterna automaticamente entre os dois estados continuamente sem a aplicação de nenhum pulso externo para sua operação. Como isso produz uma saída de onda quadrada contínua. A fonte de alimentação DC é um requisito comum. O período de tempo desses estados depende das constantes de tempo dos componentes usados. Como o Multivibrador continua alternando, esses estados são conhecidos como estados quase estáveis ou semiestáveis. Portanto, há dois estados quase estáveis para um Multivibrador Astável.	Um Multivibrador Monoestável tem um estado estável e um estado quase estável. Isso tem uma entrada de gatilho para um transistor. Então, um transistor muda seu estado automaticamente, enquanto o outro precisa de uma entrada de gatilho para mudar seu estado. Como este Multivibrador produz uma única saída para cada pulso de disparo, isso é conhecido como Multivibrador One-shot. Este Multivibrador não pode permanecer em estado quase estável por um período mais longo enquanto permanecer em estado estável até que o pulso de disparo seja recebido.	Um Multivibrador Biestável tem ambos os dois estados estáveis. Ele requer que dois pulsos de disparo sejam aplicados para alterar os estados. Até que a entrada de disparo seja dada, este Multivibrador não pode alterar seu estado. Ele também é conhecido como multivibrador flip-flop . Como o pulso de disparo define ou redefine a saída, e como alguns dados, ou seja, alto ou baixo são armazenados até serem perturbados, este Multivibrador pode ser chamado de Flip-flop .

ATIVIDADE DE HOJE!

Em grupo.

Dividam-se em 3 grupos nos quais cada grupo abordará um dos três temas (**Multivibrador Astável**, **Multivibrador monoestável** e **Multivibrador biestável**), usando Circuito integrado **NE555** ou **TLC555**.

Ao final da aula vocês precisam compartilhar apresentando para seus colegas um breve resumo sobre os **conceitos** que fundamentam estes **tipos de circuitos**, os **cálculos** necessários para sua utilização e um **exemplo** (pode ser simulado em simulador online ou montado em protoboard) no qual vocês demonstram sua aplicação e uso comum no dia a dia destes circuitos eletrônicos.

Entregáveis: arquivo, fotos slides ou vídeo demonstrando teoria e funcionamento (Na pasta do M. Teams).




<https://www.youtube.com/watch?v=Bn6j4528yOc&t=9s>

APLICAÇÕES 555


CONTROLE PWM x INVERSOR DE FREQ

22

CONTROLE PWM




INVERSOR DE FREQUENCIA




Na próxima aula abordaremos!

A utilização dos Flip Flops nos contadores BCD



SLIDES 14


CIRCUITOS DIGITAIS: FLIP FLOPS (Parte 2 de 2)




Contadores Assíncronos x Síncronos

Entenda como o sinal de clock é aplicado!

Os **contadores assíncronos e síncronos têm**, fundamentalmente, **flip-flops em sua estrutura**. Os flip flops armazenam informações em bits, funcionando como **elementos de memória que mudam de estado em resposta a sinais de entrada**, como o clock. Os contadores assíncronos e **síncronos diferem, principalmente, na forma como os sinais de clock são aplicados**.



Nos **assíncronos**, também conhecidos como **"ripple counters"**, apenas o primeiro flip-flop recebe o sinal de clock diretamente; **os demais flip flops são acionados pelo estado do flip-flop anterior**, causando atrasos cumulativos na propagação do sinal.





Já nos **contadores síncronos**, todos os flip-flops recebem o sinal de clock simultaneamente, garantindo uma operação mais rápida e sincronizada, sem os atrasos de propagação! Essa diferença impacta a precisão e a velocidade de operação, tornando os contadores síncronos **mais adequados para aplicações de alta frequência**.

Contadores Assíncronos

Apenas o 1º FF recebe o sinal de clock

O 1º flip-flop recebe o sinal de clock diretamente, e os demais são acionados pelo estado de saída do flip-flop anterior. Isso cria um **efeito em cadeia**, onde **os estados mudam de forma sequencial**, mas c/ atrasos cumulativos devido à propagação do sinal.




A divisão de frequência

E os relógios digitais

Nos relógios digitais os flip-flops atuam como elementos de memória, armazenando e alterando estados em sequência, permitindo a contagem precisa do tempo e o funcionamento sincronizado de horas, mins. e segundos.

Como após cada FF em um contador a frequência é a metade da frequência do seu clock, é possível obter um divisor de Por exemplo, com 4 bits (MOD-16), se a frequência do clock de entrada for 16 KHz, na saída do último flip-flop teremos 1 KHz.

- Assim, Em qualquer contador, o sinal da saída do último flip-flop (isto é, o MSB) terá frequência igual à frequência do clock de entrada dividido pelo número MOD do contador.



O ATRASO DE PROPAGAÇÃO

Nos contadores síncronos


Cada flip-flop tem um atraso de propagação que é o tempo desde a ativação pelo clock

Tabela de contagem:

	Q2	Q1	Q0	
0	0	0	0	Antes de aplicar os pulsos de clock
1	0	0	1	Após o pulso #1
2	0	1	0	Após o pulso #2
3	0	1	1	Após o pulso #3
4	1	0	0	Após o pulso #4
5	1	0	1	Após o pulso #5
6	1	1	0	Após o pulso #6
7	1	1	1	Após o pulso #7
8	0	0	0	Após o pulso #8
9	0	0	1	Após o pulso #9
	...	...	...	

(transição de subida ou de descida) até a mudança da saída Q.

- ❖ Como nos contadores assíncronos cada flip-flop ativa o flip-flop seguinte, o atraso total será $N \times t_{pd}$.
- ❖ O tempo de propagação de flip-flops varia de 10 a 50 ns



O ATRASO DE PROPAGAÇÃO

Nos contadores síncronos

O problema do slide anterior pode ser evitado se o período do clock for grande o suficiente.

A frequência máxima deve considerar o atraso dos N flip-flops

$$T_{\text{clock}} \geq N \times t_{\text{pd}}$$

$$f_{\text{max}} = \frac{1}{N \times t_{\text{pd}}}$$


$$f_{\text{max}} = \frac{1}{4 \times 24 \text{ ns}} = 10.4 \text{ MHz}$$

$$f_{\text{max}} = \frac{1}{6 \times 24 \text{ ns}} = 6.9 \text{ MHz}$$

Contadores Síncronos

Os FF recebendo o mesmo clock

São contadores em que todos os flip-flops são disparados ao mesmo tempo, com o mesmo clock.



- O atraso não fica multiplicado por N
- Desvantagem: há necessidade de hardware extra: portas lógicas além dos flip-flops

EXEMPLO PRÁTICO

Usando contadores síncronos

O Exemplo ao lado apresenta um driver de um motor de passo pode ser projetado usando flip-flops

